- 所有的物理系统在运行动态中都会表现出一些瞬态行为,电子产品也是如此
- 瞬态分析技术可以帮助了解不同电气状态之间的转换
- 当检查测量数据或软件仿真数据时,一些基本的瞬态分析技术可用于了解电气状态之间的转换
- 稳定性分析:这是对拉普拉斯域分析(Laplace domain analysis)的概括,但它可以应用于耦合的非线性系统,这些系统可能表现出不稳定的瞬态行为。稳定性分析使用一系列的技术来预测系统在哪些条件下会有稳定的瞬态响应。
- 参数提取:这类回归技术被用来确定分析模型中的参数。这是通过比较模型预测和测量数据来完成的,然后应用统计技术来判断预测和实验数据的一致程度。
- 建立经验模型:总结性瞬态分析的一种方法是根据实验或现场求解器数据建立经验模型。经验模型非常适合快速预测系统的行为或寻找不同复杂度的模型之间的一般关系。这些模型甚至已经被纳入 IPC 标准。
- 回归:如果描述系统的分析模型是已知的,那么它可以用于回归分析,以确定任何未知的模型参数。
- 统计比较:有时,系统的分析模型并不为人所知,但可能有一个数字模型,例如来自场求解器的模型。在这种情况下,场求解器的结果可以针对各种系统参数值产生,两个数据集可以进行统计比较,以确定最可能的系统参数值。
- T型拓扑方法以分支的方式将命令、地址和时钟信号从控制器连接到存储器模块,而数据线则直接连接。这种方法最初在DDR2中使用,但无法适用于具有更高信号速率的DDR3和DDR4。分支对布线来说是一个挑战,但具有能够处理多晶粒组件的高电容负载的优势。
- Fly-by拓扑布线方法更像是菊花链拓扑方法,它以链的形式将命令、地址和时钟信号从控制器连接到存储器模块。同样,数据线直接通过控制器和存储器模块连接。该方法通过减少T型拓扑中走线的短截线数量来支持在更高频率下进行操作,这也提高了其信号的完整性。Fly-by拓扑的菊花链结构也比T型拓扑的分支结构更易于进行布线。
- 降低 NRE(Non-recurring engineering Expense,一次性工程费用) 成本
- 加快产品上市
- 实现比标线尺寸更大的设计
- 更灵活的架构(多进程)
- 高级多芯片(多chiplet)、基于硅的封装需要专门的版图特征和形式化的物理/逻辑验证能力
- 特定于硅(矽)基板设计的版图特征
- 高级泪滴补强和走线加宽
- 渐进式铺铜和透氧孔的算法
- 大容量设计支持
- 来自封装设计的光罩级精确输出数据 (GDSII)
- 高级圆弧向量化
- 与 IC 实体验证工具无缝集成,并提供与封装设计工具间的反馈
- 光罩级 DRC
- 多芯片(多chiplet)设计的连通性验证(电路与布局验证)
- 特定区域的高级金属填充(平衡)
- 这些应该是文本文件,以便于读取、写入、比较和共享
- 基板堆叠物理和电气细节
- 信号的物理/间距约束
- 信号的电气约束
- 约束分组
- 组装/放置规则
- 测试规则
- Footprints
- JEDEC 标准 BGA/LGA 和 SMD
- 焊盘
- STEP 文件(真正的 3D 渲染)
- 3D 键合线文件
- 基于键合设备的模型
- 3D DRC 所需
- I/O 模型
- 行为 (IBIS)
- 晶体管级
- 热/功耗模型
- 芯片(小芯片)级热和功耗模型
- 静态和瞬态功耗信息
- GUI 图形式界面,简化设置
- 设备独有的 DFA 概要
- 设计同步、直接反馈组件的放置和移动情况
- 表格驱动、带用户定义的组件类别
- 基本模式(表格)和高级模式(约束管理器)
- 规则定义的设置可以在库级的单独工具中完成
- 基于与 PCB 类似的合规经验
- 抖动容限
- 插入损耗
- 回波损耗
- 眼图模板(用于 SerDes)
- 设计规则检查
- 包括 3D 堆栈引脚对齐
- 电路与布局验证
- 芯片到芯片(chiplet到chiplet)
- 系统级
- 金属填充
- 智能金属平衡
- 数十年来,PDK 在 IC 设计界已经得到成功采用
- 封装技术的复杂性呈爆炸式增长,不应该在信息不充分的情况下盲目设计
- IC 设计师和封装设计师都面临新的挑战,需要新的方法
- 封装设计界应该开始采用 ADK 了
暂无封面
PCB内层的可制造性设计
03 内层设计异常
暂无封面
PCB必备知识:什么是FPC软板和软硬结合板
相信在电子行业工作的人来说,对于电路板还是很熟悉的,不管你是搞软件的还是搞硬件的都离不开电路板,但是大部分人平常可能只接触过普通的电路板,没有见过甚至没有听说过 FPC软板和软硬结合板,下面给大家介绍一下什么是FPC软板和软硬结合板,它们和普通电路板有什么区别,在进行PCB设计时需要注意的地方有哪等等。
FPC软板和软硬结合板也是属于电路板中的一类,只是特殊情况下才会用到,在介绍FPC软板与软硬结合板之前,我们先了解一下什么是电路板?
电路板按名称可以分为:陶瓷电路板,氧化铝陶瓷电路板,氮化铝陶瓷电路板,线路板,PCB板,铝基板,高频板,厚铜板,阻抗板,PCB,超薄线路板,超薄电路板,印刷(铜刻蚀技术)电路板等,在任何一个电子设备当中都能找到,对于电路中的电子器件起固定和连接的作用。
(高频板) (大功率LED铝基板)
(厚铜板) (微波射频通信板)
接下来我们先介绍一下什么是FPC软板。
FPC线路板又称柔性线路板柔性电路板是以聚酰亚胺或聚酯薄膜为基材制成的一种具有高度可靠性,绝佳的可挠性印刷电路板。具有配线密度高、重量轻、厚度薄、弯折性好的特点,主要用于和其他电路板的连接。FPC软板可以在一定程度上节约了电子产品的内部空间,使的产品的组装加工更加灵活。比如在智能手机中LCD/OLED、AMOLED屏幕显示面板就是通过FPC软板进行连接的,在笔记本电脑,数码相机,以及医疗,汽车,航空航天等领域都有广泛的应用。
(两层线圈软板) (四层软性阻抗板)
我们了解清楚软板之后,再来了解软硬结合板就很好理解了,顾名思义,软硬结合板指的是就是柔性线路板与硬性线路板,经过压合等工序,按相关工艺要求组合在一起,形成的具有FPC特性与PCB特性的线路板。
软硬结合板同时具备FPC的特性与PCB的特性,因此,它可以用于一些有特殊要求的产品之中,既有一定的挠性区域,也有一定的刚性区域,对节省产品内部空间,减少成品体积,提高产品性能有很大的帮助,但是软硬结合板生产难度大且良品率低,所以其价格也比较贵,生产周期也比较长。
(软硬结合数字图像采集处理板) (4层FPC+FR4软硬结合PCB电路板)
我们了解完什么是FPC软板和软硬结合板之后,那么在实际设计当中我们需要注意什么呢?
在布局时要注意的是:
1、器件需要放置在硬性区,柔性区仅作连接用,这样可以提高板子寿命,保证板子的可靠性。若器件放在柔性区,容易造成焊盘开裂或,字符脱落。
2、当器件放置在硬性区时要和软硬区域至少要保持有1mm的间距。
在布线时需要注意的时:
1、软区图形距离板边至少10mil,不可以打孔,过孔与软硬结合处距离至少2mm。
2、软板区域线路要平滑,拐角需要采用圆弧走线连接,同时直线和圆弧应该要垂直,pad需要加泪滴处理,避免出现撕裂
3、在挠折区域边缘需要采用铜箔在连线弯折处补强连接。
4、为了达到更好地柔性,弯折区域应该要避免走线宽度的变化,以及走线密度不均匀的情况产生。
5、表底层布线尽量要错开,避免表底层的线重合在一起。
暂无封面
电子电路当中“地”的认识
在电子电路当中地的种类和作用特别多,大家很容易混淆,其中就有我 z 们的电源地,信号地,数字地,模拟地等等,不同的地都有不同的作用,在我们进行设计的时候都需要对这些地做特殊的处理才能保证我们板子的信号质量,除了这些地之外那么我们经常说的单点接地,分地与包地什么意思呢,下面就给大家介绍一下有关“地”的知识!
首先,我们了解一下什么是电源地,什么是信号地。不管是电源还是信号,他都有一个回流路径,我们的信号在传播的过程中从导线的输出端传到接收端一直都是循环流动的,无论电流流到哪里,都是要流回来的,因此在我们的电路当中任何信号都是以一个闭合回路的形式存在的,我们的电源地指的是电源回路当中电流所走的路径,通常我们的电源流过的电流都比较大,而我们的信号地主要是我们的器件模块信号回流的一个路径,在我们进行 PCB 设计的时候需要如何处理我们的电源地与信号地呢?
一般电源模块电流流向是先经过电容的滤波再进入芯片内部,然后经过我们的电感和滤波电容输出的,但是我们在设计的时候要特别注意一下他的回流路径,需要采用最短回流设计,对于控制芯片电源的输入也要考虑与芯片的回流,通常滤波电容会靠近芯片电源与 GND 管脚放置,这样电流的回流路径才短。所以我们一般会把电源的输入地与输出地进行连接,使其就近返回 GND 层,如果我们的地没连接起来,那么我们的电流一般会在离他最近的平面回流,并且会穿过很多的旁路电容,从而在两端会产生一个电压,这样会产生辐射和噪声等等的问题。
数字电路通常借助于地和电源平面来完成回流。高频信号和低频信号的回流通路是不相同的,低频信号回流选择阻抗最低路径,高频信号回流选择感抗最低的路径,信号地在PCB 设计扇孔的环节需要就近打孔以保证信号能尽快回流到 GND,这样才能保证信号质量,同时在重要的信号线两侧打上回流地过孔也可以保证我们的信号线质量,这就是我们常说的对信号线的“包地”处理。
那么我们经常遇到的模拟地和数字地是什么意思呢?
模拟地:放大器、采样保持器、A/D 转换器和比较器的零电位参考点。
数字地:也叫逻辑地,是数字电路的零电位参考点。
由于混合信号电路 PCB 的设计很复杂,元器件的布局、布线以及电源和地线的处理将直接影响到电路性能和电磁兼容性能,那么在我们 PCB 设计时分地就显得尤为重要,在设计之前我们需要了解一个原则,那就是系统只采用一个参考面,要保证只有一个参考平面那么在我们在布局时就需要把不同地平面之间的器件区分开(附图 2),分开之后所有
层用我们的分割带进行分割开来,地平面之间最少要有 1mm 的间距(附图 2 和附图 3),在处理信号线或者电源的时候也要注意不能跨越分割间隙布线,一旦跨越了分割间隙布线,电磁辐射和信号串扰都会急剧增加。在 PCB 设计中最常见的问题就是信号线跨越分割地而产生 EMI 问题。
(附图 2)(附图 3)
那么我们说的单点接地时什么意思呢?我们的地平面虽然要分开来,但是他们最终还是要连接起来的,这个时候我们就需要用到我们的磁珠或者 0 欧姆电阻进行“单点连接”,单点接地一般适用于低频电路,一般频率小于 1MHz,主要是因为低频电路对地阻抗敏感度不高,单点接地又分为“串联接地”和“并联接地”,串联接地方法简单,但是存在共同地线的原因,导致存在公共地线阻抗,如果此时串联在一起的是功率相差很大的电路,那么互相干扰就非常严重。并联单点接地的方式可以避免公共地线耦合的情况,但是每部分电路都需要引地线到接地点上,需要的地线过多,所有这种接地方法也不太实用。
暂无封面
电子封装中的可靠性问题:封装缺陷和失效
电子器件是一个非常复杂的系统,其封装过程的缺陷和失效也是非常复杂的。因此,研究封装缺陷和失效需要对封装过程有一个系统性的了解,这样才能从多个角度去分析缺陷产生的原因。
封装缺陷与失效的研究方法论
封装的失效机理可以分为两类:过应力和磨损。过应力失效往往是瞬时的、灾难性的;磨损失效是长期的累积损坏,往往首先表示为性能退化,接着才是器件失效。失效的负载类型又可以分为机械、热、电气、辐射和化学负载等。
影响封装缺陷和失效的因素是多种多样的, 材料成分和属性、封装设计、环境条件和工艺参数等都会有所影响。确定影响因素和预防封装缺陷和失效的基本前提。影响因素可以通过试验或者模拟仿真的方法来确定,一般多采用物理模型法和数值参数法。对于更复杂的缺陷和失效机理,常常采用试差法确定关键的影响因素,但是这个方法需要较长的试验时间和设备修正,效率低、花费高。
在分析失效机理的过程中, 采用鱼骨图(因果图)展示影响因素是行业通用的方法。鱼骨图可以说明复杂的原因及影响因素和封装缺陷之间的关系,也可以区分多种原因并将其分门别类。生产应用中,有一类鱼骨图被称为6Ms:从机器、方法、材料、量度、人力和自然力等六个维度分析影响因素。
这一张图所示的是展示塑封芯片分层原因的鱼骨图,从设计、工艺、环境和材料四个方面进行了分析。通过鱼骨图,清晰地展现了所有的影响因素,为失效分析奠定了良好基础。
引发失效的负载类型
如上一节所述,封装的负载类型可以分为机械、热、电气、辐射和化学负载。
失效机理的分类
机械载荷:包括物理冲击、振动、填充颗粒在硅芯片上施加的应力(如收缩应力)和惯性力(如宇宙飞船的巨大加速度)等。材料对这些载荷的响应可能表现为弹性形变、塑性形变、翘曲、脆性或柔性断裂、界面分层、疲劳裂缝产生和扩展、蠕变以及蠕变开裂等等。
热载荷:包括芯片黏结剂固化时的高温、引线键合前的预加热、成型工艺、后固化、邻近元器件的再加工、浸焊、气相焊接和回流焊接等等。外部热载荷会使材料因热膨胀而发生尺寸变化,同时也会改变蠕变速率等物理属性。如发生热膨胀系数失配(CTE失配)进而引发局部应力,并最终导致封装结构失效。过大的热载荷甚至可能会导致器件内易燃材料发生燃烧。
电载荷:包括突然的电冲击、电压不稳或电流传输时突然的振荡(如接地不良)而引起的电流波动、静电放电、过电应力等。这些外部电载荷可能导致介质击穿、电压表面击穿、电能的热损耗或电迁移。也可能增加电解腐蚀、树枝状结晶生长,引起漏电流、热致退化等。
化学载荷:包括化学使用环境导致的腐蚀、氧化和离子表面枝晶生长。由于湿气能通过塑封料渗透,因此在潮湿环境下湿气是影响塑封器件的主要问题。被塑封料吸收的湿气能将塑封料中的催化剂残留萃取出来,形成副产物进入芯片粘接的金属底座、半导体材料和各种界面,诱发导致器件性能退化甚至失效。例如,组装后残留在器件上的助焊剂会通过塑封料迁移到芯片表面。在高频电路中,介质属性的细微变化(如吸潮后的介电常数、耗散因子等的变化)都非常关键。在高电压转换器等器件中,封装体击穿电压的变化非常关键。此外,一些环氧聚酰胺和聚氨酯如若长期暴露在高温高湿环境中也会引起降解(有时也称为“逆转”)。通常采用加速试验来鉴定塑封料是否易发生该种失效。
需要注意的是,当施加不同类型载荷的时候,各种失效机理可能同时在塑封器件上产生交互作用。例如,热载荷会使封装体结构内相邻材料间发生热膨胀系数失配,从而引起机械失效。其他的交互作用,包括应力辅助腐蚀、应力腐蚀裂纹、场致金属迁移、钝化层和电解质层裂缝、湿热导致的封装体开裂以及温度导致的化学反应加速等等。在这些情况下,失效机理的综合影响并不一定等于个体影响的总和。
封装缺陷的分类
封装缺陷主要包括引线变形、底座偏移、翘曲、芯片破裂、分层、空洞、不均匀封装、毛边、外来颗粒和不完全固化等。
引线变形
引线变形通常指塑封料流动过程中引起的引线位移或者变形,通常采用引线最大横向位移x与引线长度L之间的比值x/L来表示。引线弯曲可能会导致电器短路(特别是在高密度I/O器件封装中)。有时,弯曲产生的应力会导致键合点开裂或键合强度下降。
影响引线键合的因素包括封装设计、引线布局、引线材料与尺寸、模塑料属性、引线键合工艺和封装工艺等。影响引线弯曲的引线参数包括引线直径、引线长度、引线断裂载荷和引线密度等等。
底座偏移
底座偏移指的是支撑芯片的载体(芯片底座)出现变形和偏移。
影响底座偏移的因素包括塑封料的流动性、引线框架的组装设计以及塑封料和引线框架的材料属性。薄型小尺寸封装(TSOP)和薄型方形扁平封装(TQFP)等封装器件由于引线框架较薄,容易发生底座偏移和引脚变形。
翘曲
翘曲是指封装器件在平面外的弯曲和变形。因塑封工艺而引起的翘曲会导致如分层和芯片开裂等一系列的可靠性问题。 翘曲也会导致一系列的制造问题,如在塑封球栅阵列(PBGA)器件中,翘曲会导致焊料球共面性差,使器件在组装到印刷电路板的回流焊过程中发生贴装问题。
翘曲模式包括内凹、外凸和组合模式三种
导致翘曲的原因主要包括CTE失配和固化/压缩收缩。后者一开始并没有受到太多的关注,深入研究发现,模塑料的化学收缩在IC器件的翘曲中也扮演着重要角色,尤其是在芯片上下两侧厚度不同的封装器件上。在固化和后固化的过程中,塑封料在高固化温度下将发生化学收缩,被称为“热化学收缩”。通过提高玻璃化转变温度和降低Tg附近的热膨胀系数变化,可以减小固化过程中发生的化学收缩。
导致翘曲的因素还包括诸如塑封料成分、模塑料湿气、封装的几何结构等等。通过对塑封材料和成分、工艺参数、封装结构和封装前环境的把控,可以将封装翘曲降低到最小。在某些情况下,可以通过封装电子组件的背面来进行翘曲的补偿。例如,大陶瓷电路板或多层板的外部连接位于同一侧,对他们进行背面封装可以减小翘曲。
芯片破裂
封装工艺中产生的应力会导致芯片破裂。封装工艺通常会加重前道组装工艺中形成的微裂缝。晶圆或芯片减薄、背面研磨以及芯片粘结都是可能导致芯片裂缝萌生的步骤。
破裂的、机械失效的芯片不一定会发生电气失效。芯片破裂是否会导致器件的瞬间电气失效还取决于裂缝的生长路径。例如,若裂缝出现在芯片的背面,可能不会影响到任何敏感结构。
因为硅晶圆比较薄且脆,晶圆级封装更容易发生芯片破裂。因此,必须严格控制转移成型工艺中的夹持压力和成型转换压力等工艺参数,以防止芯片破裂。3D堆叠封装中因叠层工艺而容易出现芯片破裂。在3D封装中影响芯片破裂的设计因素包括芯片叠层结构、基板厚度、模塑体积和模套厚度等。
分层
分层或粘结不牢指的是在塑封料和其相邻材料界面之间的分离。分层位置可能发生在塑封微电子器件中的任何区域;同时也可能发生在封装工艺、后封装制造阶段或者器件使用阶段。
封装工艺导致的不良粘接界面是引起分层的主要因素。界面空洞、封装时的表面污染和固化不完全都会导致粘接不良。其他影响因素还包括固化和冷却时收缩应力与翘曲。在冷却过程中,塑封料和相邻材料之间的CTE不匹配也会导致热-机械应力,从而导致分层。
可以根据界面类型对分层进行分类
空洞
封装工艺中,气泡嵌入环氧材料中形成了空洞,空洞可以发生在封装工艺过程中的任意阶段,包括转移成型、填充、灌封和塑封料至于空气环境下的印刷。通过最小化空气量,如排空或者抽真空,可以减少空洞。有报道采用的真空压力范围为1~300Torr(一个大气压为760Torr)。
填模仿真分析认为,是底部熔体前沿与芯片接触,导致了流动性受到阻碍。部分熔体前沿向上流动并通过芯片外围的大开口区域填充半模顶部。新形成的熔体前沿和吸附的熔体前沿进入半模顶部区域,从而形成起泡。
不均匀封装
非均匀的塑封体厚度会导致翘曲和分层。传统的封装技术,诸如转移成型、压力成型和灌注封装技术等,不易产生厚度不均匀的封装缺陷。晶圆级封装因其工艺特点,而特别容易导致不均匀的塑封厚度。
为了确保获得均匀的塑封层厚度,应固定晶圆载体使其倾斜度最小以便于刮刀安装。此外,需要进行刮刀位置控制以确保刮刀压力稳定,从而得到均匀的塑封层厚度。
在硬化前,当填充粒子在塑封料中的局部区域聚集并形成不均匀分布时,会导致不同质或不均匀的材料组成。塑封料的不充分混合将会导致封装灌封过程中不同质现象的发生。
毛边
毛边是指在塑封成型工艺中通过分型线并沉积在器件引脚上的模塑料。
夹持压力不足是产生毛边的主要原因。如果引脚上的模料残留没有及时清除,将导致组装阶段产生各种问题。例如,在下一个封装阶段中键合或者黏附不充分。树脂泄漏是较稀疏的毛边形式。
外来颗粒
在封装工艺中,封装材料若暴露在污染的环境、设备或者材料中,外来粒子就会在封装中扩散并聚集在封装内的金属部位上(如IC芯片和引线键合点),从而导致腐蚀和其他的后续可靠性问题。
不完全固化
固化时间不足或者固化温度偏低都会导致不完全固化。另外,在两种封装料的灌注中,混合比例的轻微偏移都将导致不完全固化。为了最大化实现封装材料的特性,必须确保封装材料完全固化。在很多封装方法中,允许采用后固化的方法确保封装材料的完全固化。而且要注意保证封装料比例的精确配比。
封装失效的分类
在封装组装阶段或者器件使用阶段,都会发生封装失效。特别是当封装微电子器件组装到印刷电路板上时更容易发生,该阶段器件需要承受高的回流温度,会导致塑封料界面分层或者破裂。
分层
如上一节所述,分层是指塑封材料在粘接界面处与相邻的材料分离。可能导致分层的外部载荷和应力包括水汽、湿气、温度以及它们的共同作用。
在组装阶段常常发生的一类分层被称为水汽诱导(或蒸汽诱导)分层,其失效机理主要是相对高温下的水汽压力。在封装器件被组装到印刷电路板上的时候,为使焊料融化温度需要达到220℃甚至更高,这远高于模塑料的玻璃化转变温度(约110~200℃)。在回流高温下,塑封料与金属界面之间存在的水汽蒸发形成水蒸气,产生的蒸汽压与材料间热失配、吸湿膨胀引起的应力等因素共同作用,最终导致界面粘接不牢或分层,甚至导致封装体的破裂。无铅焊料相比传统铅基焊料,其回流温度更高,更容易发生分层问题。
吸湿膨胀系数(CHE),又称湿气膨胀系数(CME)
湿气扩散到封装界面的失效机理是水汽和湿气引起分层的重要因素。湿气可通过封装体扩散,或者沿着引线框架和模塑料的界面扩散。研究发现,当模塑料和引线框架界面之间具有良好粘接时,湿气主要通过塑封体进入封装内部。但是,当这个粘结界面因封装工艺不良(如键合温度引起的氧化、应力释放不充分引起的引线框架翘曲或者过度修剪和形式应力等)而退化时,在封装轮廓上会形成分层和微裂缝,并且湿气或者水汽将易于沿这一路径扩散。更糟糕的是,湿气会导致极性环氧黏结剂的水合作用,从而弱化和降低界面的化学键合。
表面清洁是实现良好粘结的关键要求。表面氧化常常导致分层的发生(如上一篇中所提到的例子),如铜合金引线框架暴露在高温下就常常导致分层。氮气或其他合成气体的存在,有利于避免氧化。
模塑料中的润滑剂和附着力促进剂会促进分层。润滑剂可以帮助模塑料与模具型腔分离,但会增加界面分层的风险。另一方面,附着力促进剂可以确保模塑料和芯片界面之间的良好粘结,但却难以从模具型腔内清除。
分层不仅为水汽扩散提供了路径,也是树脂裂缝的源头。分层界面是裂缝萌生的位置,当承受交大外部载荷的时候,裂缝会通过树脂扩展。研究表明,发生在芯片底座地面和树脂之间的分层最容易引起树脂裂缝,其它位置出现的界面分层对树脂裂缝的影响较小。
气相诱导裂缝(爆米花现象)
水汽诱导分层进一步发展会导致气相诱导裂缝。当封装体内水汽通过裂缝逃逸时会产生爆裂声,和爆米花的声音非常像,因此又被称为爆米花现象。裂缝常常从芯片底座向塑封底面扩展。在焊接后的电路板中,外观检查难以发现这些裂缝。QFP和TQFP等大而薄的塑封形式最容易产生爆米花现象;此外也容易发生在芯片底座面积与器件面积之比较大、芯片底座面积与最小塑封料厚度之比较大的的器件中。爆米花现象可能会伴随其他问题,包括键合球从键合盘上断裂以及键合球下面的硅凹坑等。
塑封器件内的裂缝通常起源于引线框架上的应力集中区(如边缘和毛边),并且在最薄塑封区域内扩展。毛边是引线框架表面在冲压工艺中产生的小尺寸变形,改变冲压方向使毛边位于引线框架顶部,或者刻蚀引线框架(模压)都可以减少裂缝。
减少塑封器件内的湿气是降低爆米花现象的关键。常采用高温烘烤的方法减少塑封器件内的湿气。前人研究发现,封装内允许的安全湿气含量约为1100×10^-6(0.11 wt.%)。在125℃下烘烤24h,可以充分去除封装内吸收的湿气。
脆性断裂
脆性断裂经常发生在低屈服强度和非弹性材料中(如硅芯片)。到材料受到过应力作用时,突然的、灾难性的裂缝扩展会起源于如空洞、夹杂物或不连续等微小缺陷。
韧性断裂
塑封材料容易发生脆性和韧性两种断裂模式,主要取决于环境和材料因素,包括温度、聚合树脂的黏塑特性和填充载荷。即使在含有脆性硅填料的高加载塑封材料中,因聚合树脂的黏塑特性,仍然可能发生韧性断裂。
疲劳断裂
塑封料遭受到极限强度范围内的周期性应力作用时,会因累积的疲劳断裂而断裂。施加到塑封材料上的湿、热、机械或综合载荷,都会产生循环应力。疲劳失效是一种磨损失效机理,裂缝一般会在间断点或缺陷位置萌生。
疲劳断裂机理包括三个阶段:裂纹萌生(阶段Ⅰ);稳定的裂缝扩展(阶段Ⅱ);突发的、不确定的、灾难性失效(阶段Ⅲ)。在周期性应力下,阶段Ⅱ的疲劳裂缝扩展指的是裂缝长度的稳定增长。塑封材料的裂纹扩展速率要远高于金属材料疲劳裂缝扩展的典型值(约3倍)。
加速失效的因素
环境和材料的载荷和应力,如湿气、温度和污染物,会加速塑封器件的失效。塑封工艺正在封装失效中起到了关键作用,如湿气扩散系数、饱和湿气含量、离子扩散速率、热膨胀系数和塑封材料的吸湿膨胀系数等特性会极大地影响失效速率。导致失效加速的因素主要有潮气、温度、污染物和溶剂性环境、残余应力、自然环境应力、制造和组装载荷以及综合载荷应力条件。
潮气 能加速塑封微电子器件的分层、裂缝和腐蚀失效。在塑封器件中, 潮气是一个重要的失效加速因子。与潮气导致失效加速有关的机理包括粘结面退化、吸湿膨胀应力、水汽压力、离子迁移以及塑封料特性改变等等。潮气能够改变塑封料的玻璃化转变温度Tg、弹性模量和体积电阻率等特性。
温度 是另一个关键的失效加速因子,通常利用与模塑料的玻璃化转变温度、各种材料的热膨胀洗漱以及由此引起的热-机械应力相关的温度等级来评估温度对封装失效的影响。温度对封装失效的另一个影响因素表现在会改变与温度相关的封装材料属性、湿气扩散系数和金属间扩散等失效。
污染物和溶剂性环境 污染物为失效的萌生和扩展提供了场所,污染源主要有大气污染物、湿气、助焊剂残留、塑封料中的不洁净例子、热退化产生的腐蚀性元素以及芯片黏结剂中排出的副产物(通常为环氧)。塑料封装体一般不会被腐蚀,但是湿气和污染物会在塑封料中扩散并达到金属部位,引起塑封器件内金属部分的腐蚀。
残余应力 芯片粘结会产生单于应力。应力水平的大小,主要取决于芯片粘接层的特性。由于模塑料的收缩大于其他封装材料, 因此模塑成型时产生的应力是相当大的。可以采用应力测试芯片来测定组装应力。
自然环境应力 在自然环境下,塑封料可能会发生降解。降解的特点是聚合键的断裂,常常是固体聚合物转变成包含单体、二聚体和其他低分子量种类的黏性液体。升高的温度和密闭的环境常常会加速降解。阳光中的紫外线和大气臭氧层是降解的强有力催化剂,可通过切断环氧树脂的分子链导致降解。将塑封器件与易诱发降解的环境隔离、采用具有抗降解能力的聚合物都是防止降解的方法。需要在湿热环境下工作的产品要求采用抗降解聚合物。
制造和组装载荷 制造和组装条件都有可能导致封装失效,包括高温、低温、温度变化、操作载荷以及因塑封料流动而在键合引线和芯片底座上施加的载荷。进行塑封器件组装时出现的爆米花现象就是一个典型的例子。
综合载荷应力条件 在制造、组装或者操作的过程中,诸如温度和湿气等失效加速因子常常是同时存在的。综合载荷和应力条件常常会进一步加速失效。这一特点常被应用于以缺陷部件筛选和易失效封装器件鉴别为目的的加速试验设计。
暂无封面
陶瓷基板封装介绍
日本夏普采用陶瓷基板封装技术的LED模组,其特点有:
1:与传统铝基板相比,陶瓷基板的反射率较高,有助于提高光效。
2:陶瓷具有高可靠性,长寿命等特点。
3:陶瓷的热胀冷缩系数较小,即使在高温环境下,其表面也较为平整,有助于散热。
4:便于组装,可以将Zenigata LED模块通过导热胶直接装配在散热器上。
5:陶瓷的导热系数较高,从而可以保证SHARP Zenigata LED具有业界领先的热流明维持率(95%)
6:陶瓷为绝缘体,有助于LED照明产品通过各种高压测试
COB陶瓷基板封装LED模组总共有4个系列:
1:PeTIt-Zenigata系列(4W、5W、6W等3种功率,尺寸大小:12x8mm,光效:63-88lm/W,色温:2700-5000K)
2:Mini-Zenigata高显色性指数系列(4W、7W、10W等3种功率,尺寸大小:15x12mm,光效:84-106lm/W,色温:2700-5000K)
3:Mini-Zenigata高电压系列(4W、6W、7W、8W、13W、15W等6种功率,尺寸大小:15x12mm,光效:77-110lm/W,色温:2700-5000K)
4:Mega-Zenigata系列(23W、33W、63W等3种功率,尺寸大小:24x20mm,光效:75-114lm/W,色温:2700-5000K)
夏普 LED基于小功率芯片集成的大功率模块
1:采用多颗高品质小功率芯片集成在陶瓷基板上,据有光效高,散热性能好等特点。
2:小功率芯片正在被LCD TV的LED背光模组广泛使用,并且产品升级换代较快,从而可以使SHARP Zenigata LED在保证产品质量的同时,加速产品开发以应对市场需求。
3:产品的灵活性较高,在现有标准产品不能满足客户需求的情况下,可以相应的增加或者减少所用小芯片的类量,从而可以有效平衡产品性能与成本之间的关系,满足客户多样化的需求,提升照明产品的竞争力。
暂无封面
详解多芯片LED封装特点与技术
多芯片LED集成封装是实现大功率白光LED 照明的方式之一。文章归纳了集成封装的特点,从产品应用、封装模式,散热处理和光学设计几个方面对其进行了介绍,并分析了集成封装的发展趋势,随着大功率白光LED 在照明领域的广泛应用,集成封装也将得到快速发展。
目前,实现大功率LED 照明的方法有两种:一是对单颗大功率LED 芯片进行封装,二是采用多芯片集成封装。
对于前者来说,随着芯片技术的发展,尺寸增大,品质提高,可通过大电流驱动实现大功率LED,但同时会受到芯片尺寸的限制。
后者具有更大的灵活性和发展潜力,可根据照度不同来改变芯片的数量,同时它具有较高的性价比,使得LED 集成封装成为LED 封装的主流方向之一。
集成封装产品的应用
据报道,美国UOE 公司于2001 年推出了采用六角形铝板作为基板的多芯片组合封装的Norlux系列LED;
Lanina Ceramics 公司于2003 年推出了采用在公司独有的金属基板上低温烧结陶瓷(LTCCM)技术封装的大功率LED 阵列;
松下公司于2003年推出由64 颗芯片组合封装的大功率白光LED;
亿光推出的6. 4W、8W、12W 的COB LED 系列光源,采用在MCPCB 基板多芯片集成的方式,减少了热传递距离,降低了结温。
在分析LED 日光灯各种技术方案的基础上,采用COB 工艺,将小功率芯片直接固定在铝基板上,制成高效散热的COB LED 日光灯,从2009 年开始已经用45000 支LED 日光灯对500 辆世博公交车和近4000 辆城市公交车进行改装,取代原有荧光灯,得到用户好评,服务于上海世博会及城市交通。
利用多芯片集成封装的LED 光源模块开发出一款LED 防爆灯,采用了热管散热技术。这种LED 防爆灯亮度高,照射距离长,可靠性高,散热性能好,寿命长。
LED 集成封装的特点
集成封装也称多晶封装,是根据所需功率的大小确定基板底座上LED 芯片的数目,可组合封装成1W、2W、3W 等高亮度的大功率LED器件,最后,使用高折射率的材料按光学设计的形状对芯片进行封装。
集成封装特有的封装原理决定了它具有诸多的优点,如:
(1)就我国而言大功率芯片的研发处于落后的位置,采用集成封装不失为一种发展的捷径,更符合我国的基本国情;
(2)芯片可以设计为串联或者并联,灵活地适应不同的电压和电流,便于驱动器的设计,提高光源的光效和可靠性;
(3)一定面积的基板上芯片的数目可以自由控制,根据客户的要求,可以封装成点光源或者面光源,形式多样;
(4)芯片直接基板相连,降低了封装热阻,散热问题易处理。
然而,对于集成封装而言,同样存在一些不足:
(1)由于多芯片集成封装在一块基板上,导致所得的光源体积较大;
(2)多颗芯片通过串并联的方式组合在一起,相对于单颗芯片而言其可靠性较差,将导致整体光源受影响;
(3)虽然多芯片封装相对于单颗同功率大芯片来说,散热能力强,但由于多颗芯片同时散热,热散失程度不同,会引起芯片间的温度不同,影响寿命,故散热问题的处理也很关键;
(4)二次光学的设计问题,多芯片出光角度不同,需要在一次光学设计的基础上进行二次光学设计,以满足用户的要求。
集成封装过程中机械、热学、光学的研究
集成封装由于其所具有的突出优点,已经成为了LED 封装方式的主流方向,近年来引起很多企业和科研院所的关注并开展了大量的研究,申请了相关的专利,这些都在极大的促进集成封装技术的发展。
(1)封装结构模式
当前多芯片集成封装的主流形式就是多颗芯片之间以串并联的方式直接与基板相连接,然后对芯片进行独立封装或者是封装于同一透镜下面。
徐向阳等申请的专利中,将多颗芯片直接固晶在铝基板上,涂覆荧光粉后,再在每颗LED 芯片外面封盖一个光学透镜。工艺简单,封装材料精简,同时热阻降低,光效提高,此外还便于组装成LED照明灯具产品,相对于同功率的单颗芯片封装模式而言,COB 模块化LED 封装技术具有诸多优点。
李建胜根据一般集成封装中存在的层结合面和较长的热传导距离问题提出了一种COB 集成封装工艺。
即在铝质PCB 集成电路板上刻一些有利于芯片发光光线扩散的反光腔,将多颗芯片逐一植入腔内,同时在其周围绘制PCB 线路,将芯片电极引线焊接至此,导通电路,最后在腔周围堆积垒成环形围栅,在其内涂敷硅胶和荧光粉,一次形成一体化的LED COB 组件。
这种设计将芯片与散热器直接相连,减小了结构热阻,散热效果远好于普通封装结构,提高了LED 的出光率。
李炳乾等采用COB 技术和阵列化互联的方式制备出白光LED 光源模块,他们将荧光粉层涂敷在出光板上,提高了出光的均匀性和荧光粉的稳定性。
同时将阵列化互连方式与电流降额使用相结合,减少了传统串联和并联连接方法时一个芯片损坏对其他芯片工作状态的影响的缺陷,提高了系统可靠性,这种封装结构达到了简化工艺的目的。
总体上,不同专利所描述的集成封装的结构模式和原理都大同小异,差别主要在于所选的焊接方式、反光腔内壁的涂覆材料以及所选基板的不同,改变集成封装的思维方式,使集成封装在白光LED封装中得到更广泛的应用。
(2)散热处理
集成封装技术虽然是封装的主要方向之一,但是散热问题却一直是集成封装技术的瓶颈,我们知道通常LED 高功率产品其光电转换效率为20%,剩下80%的电能均转换为热能,处理好散热问题,将会使LED 光源的质量上一个台阶。
集成封装的热处理思路目前主要集中在:
选择导热系数高的基板;
缩短热传递的距离;
优化固晶技术等方面。
蚁泽纯从芯片的工作数量以及芯片的集成密度等方面分析发现集成封装的多芯片白光LED 结温随着集成芯片数量的增加而增长,其发光效率随着集成芯片数量的增加呈减小趋势,因此芯片的数量及集成密度在集成封装技术的应用中也是一个很重要的影响因素。
在公布号为CN 102042500 A专利中针对光源模块的散热性能提出改善方案,即在基板中心位置增加一柱形导热装置作为散热区,使光源模块在发光时,各发光芯片所产生的热可以更快速的由基板发散。
在散热基板材料的选择中,被看好的是陶瓷基板,陶瓷基板具有散热性佳、耐高温与耐潮湿等优点,逐渐成为大功率LED 散热基板的首选材料。程治国等以陶瓷基板(氧化铝和氮化铝,厚度0.5~1.0mm)为散热基板,申请了发明专利。
在专利中采用陶瓷基板金属化技术,共晶焊接技术进行LED 集成封装,导热性能大大改善,采用集成封装可以使光源功率达到200W。
Luqiao Yin研发出一种表层为LTCC,底层为AlNx的陶瓷基板,经集成封装测试发现长期点亮后PN 结温度只有70. 8℃,经ANSYS 模拟观察到跟陶瓷基板相连的铝热沉温度只有39. 3℃,当驱动电流达到500 mA 时,也只有41. 0℃。
(3)光学设计
大功率LED 照明零组件在成为照明产品前,一般要进行两次光学设计。
一次光学设计的目的是尽可能多的取出LED 芯片中发出的光。
二次光学设计的目的则是让整个灯具系统发出的光能满足设计需求。
集成封装中由于存在多颗芯片,因此对于二次光学系统设计的要求更高!
为了实现道路照明所要求的矩形光斑分布,刘红等依据光源特性和路面的光斑分布,通过折射定律建立透镜母线的斜率方程,根据该方程设计了用于矩形光斑分布的LED 路灯透镜,采用正交优化方法,利用Light Tools 软件对所设计的透镜光学系统进行仿真比较研究,得到了一个矩形光斑分布的光学透镜。
仿真结果表明,该透镜光学系统在高度为10m 的照射条件下,照射面积为40m&TImes;10m 的矩形光斑,均匀度为0.31。对有光斑尺寸要求的LED路灯透镜来说,该方法提供了一种简单有效的设计途径。
宋春发等人设计出一种用于多颗芯片集成封装的大功率LED 透镜及其灯具。
透镜包括入光面和出光面,还包括环形反射面,所述出光面与反射面相贯,所述入光面为二次曲面,其曲面系数为:K =-1. 2~-1.5,R= 35~41mm,所述出光面为平面,所述反射面为二次曲面,其曲面系数为:K =-0. 24~-0. 26,R= 23~29mm。
这种设计中LED 中心区域的光线经出光面出射,LED边缘的光线经环形反射面出射,可以避免由于透镜的视场角有限而损失LED光能,从而最大限度的收集LED发出的光线,提高灯具的发光效率。
暂无封面
如何在IC封装设计中移除和替换设计区域
如果您曾经尝试过去除设计的某个区域,您可能会发现这个过程比想象的更加复杂。
如果我们使用显示元素(show element)功能来选择该区域中的铺面,就会选中整个形状。这样可能会超出到想要修改的区域之外;区域周边走线也会较为曲折。我们是否要删除整个 cline,再重新连接其他的线?是否会分段删除、减少需要替换的布线,而反而留下了一些间距奇怪的连接点需要再小心地接上?过孔要如何处理?如果它们与要去除的区域重叠,是否要删除它们?是只有当它们完全在区域里面时才删除?还是当中心连接点位于边界内时才删除?
在当今的IC封装设计的详细图案中查看,简单的问题也会变得复杂。如果能了解应对它们的选取方式,为任务选择合适的工具,我们就可以节省更多时间来处理其他任务。
本文将以下图中的设计片段作为入手点,通过Allegro® Package Designer Plus工具向大家演示一些示例:
上图设计中有红色的形状和一些弯曲的布线;这个例子看似简单,但是很有意思,因为线段和物件的端点并不水平或垂直对齐。
暂无封面
详解时域瞬态分析技术
用于稳定性分析和瞬态分析的主特征方程
特征值 (λ) 的实部和虚部以复数共轭对的形式出现,用于表明系统的极点和零点。借此,我们可以立即知道系统是否有稳定的响应、在接近稳定状态时是否会有瞬态振荡(极限周期),以及系统接近稳定状态的速度。下表总结了线性系统中各种 λ 值的预期瞬态行为。
暂无封面
如何在PCB设计中进行DDR布线?
同时对所有这些线路进行计时的关键是在布线过程中调整和匹配走线的长度。只有满足时序规范,才能按预期布设DDR的走线。我们可以在数据手册中找到这些规范要求,并应设置高速设计约束来满足这些长度规范。
另一项重要因素是,在电路板的哪一层布线也会影响布线。在内层布线(带状线)和在外层布线(微带)有着不同的性能特征,会影响信号的速度。不能简单地匹配内层和外层上走线的调整。同时,必须对这些走线进行调整,以考虑到不同的层特征。此外,鉴于信号计时随着每个新版本DDR的出现而变得越来越关键,需要在匹配的信号路径总长中考虑到整个飞行时间(TOF)。这意味着还要将内部封装引线的尺寸纳入到走线长度的计算中。
暂无封面
封装组装设计套件 ADK 及其优势
在今年的 IMAPS(International Microelectronics Assembly and Packaging Society,国际微电子装配与封装学会 )大会上,Cadence 资深半导体封装管理总监 John Park 发表了关于封装组装设计套件(Package Assembly Design Kits,简称 ADK)的演讲:什么是 ADK,以及 ADK 能为封装设计带来哪些好处?
由于异质集成对不同的人来说意义各不相同,John 首先介绍了该市场的发展历史和趋势:几十年来,我们一直在从事多芯片模块 (Multi-Chip Module,简称MCM) 和类似的集成工作;但在过去五年左右的时间里,该领域更加专注于系统级芯片(System on Chip,简称 SoC)集成——不同于将所有元件都放在一个大芯片上,当前的焦点在于制造更小的芯片,通常称为“chiplet”,并把它们集成在某种高级封装中。